【內(nèi)容簡介】 DSP的結(jié)構(gòu)特點和TI DSP的概況 C2000TM系列DSP的優(yōu)勢、特點、軟硬件設(shè)計要點(結(jié)合馬達控制應(yīng)用實例): l C2000系列DSP處理器結(jié)構(gòu)及特點 l C2000外圍接口應(yīng)用實例分析 l 最新推出的高性能控制應(yīng)用DSP——TMS320C28XX的結(jié)構(gòu)特點 l DSP系列處理器在典型控制系統(tǒng)中的優(yōu)勢 l 電機控制系統(tǒng)的控制方法 l 電機控制系統(tǒng)的硬件結(jié)構(gòu) l 電機控制系統(tǒng)的軟件結(jié)構(gòu) l TMS320C2000應(yīng)用于控制系統(tǒng)的設(shè)計實例
視頻壓縮算法與技術(shù): l 視頻系列標(biāo)準(zhǔn)概述 l MPEG-4算法介紹與特點分析 l H.264算法介紹與特點分析 l 目前主流的視頻應(yīng)用對應(yīng)視頻算法的要求及特點分析
DM64x系列DSP的優(yōu)勢、特點、軟硬件設(shè)計要點(結(jié)合視頻處理應(yīng)用實例): l 視頻處理系統(tǒng)對系統(tǒng)特殊要求 n 高速處理能力 n 大容量存儲器 n 高速數(shù)據(jù)通道 n 專用的視頻接口 l DM642對音視頻處理的支持 n DM642的在會議視頻,圖像監(jiān)控和視頻終端領(lǐng)域的應(yīng)用前景 n DM642的高速DSP并行處理內(nèi)核 n DM642的高速視頻口(VPORT)和視頻FIFO的配置 n DM642的66M PCI接口 n DM642的以太網(wǎng)接口 n DM642的McASP音頻口 n 增強型EDMA應(yīng)用舉例 l 基于DM642的多路視頻處理卡的實現(xiàn) n DM642的的視頻采集可回放的硬件連接 n DM642的的視頻采集和回放的驅(qū)動程序流程 n DM642的和其他外設(shè)的連接方法 n BGA設(shè)計技術(shù) l 高速數(shù)字處理系統(tǒng)的電磁兼容性問題考慮 n 模擬電源和數(shù)字電源電路 n 多層電路板設(shè)計規(guī)則 n DM642硬件設(shè)計時的注意事項 n DM642板調(diào)試指南
]]>表1 TD-SCDMA主要參數(shù)
載波帶寬 mscbsc 移動通信論壇擁有30萬通信專業(yè)人員,超過50萬份GSM/3G等通信技術(shù)資料,是國內(nèi)領(lǐng)先專注于通信技術(shù)和通信人生活的社區(qū)。+R0_1V$K)J0s |
1.6MHz |
最小頻譜 移動通信,通信工程師的家園,通信人才,求職招聘,網(wǎng)絡(luò)優(yōu)化,通信工程,出差住宿,通信企業(yè)黑名單(Z/B"T(C/h1A#H |
1.6MHz MSCBSC 移動通信論壇%i#y2@#A)\%p$^$I,] |
雙工型式 |
TDD |
多址方式 |
TDMA,CDMA,F(xiàn)DMA |
碼塊速率 |
1.28Mc/s mscbsc 移動通信論壇擁有30萬通信專業(yè)人員,超過50萬份GSM/3G等通信技術(shù)資料,是國內(nèi)領(lǐng)先專注于通信技術(shù)和通信人生活的社區(qū)。9x7q R0Q(?4C!q7] |
調(diào)制 w1.mscbsc.com!i$A9z*~4E)u |
QPSK 8-PSK |
最大蜂窩范圍 |
40km |
最大音頻容量(Erl.) |
EFR:55 移動通信,通信工程師的家園,通信人才,求職招聘,網(wǎng)絡(luò)優(yōu)化,通信工程,出差住宿,通信企業(yè)黑名單0J"\8P+`4d!`/h'G8w%u6w*n |
數(shù)據(jù)流量 w1.mscbsc.com+p'D-u5q4w)w5w9Z+k-u |
6Mb/s |
理論最大數(shù)據(jù)率/用戶 |
325kb/s/MHz/cell $o)A!?9]5P#Y |
系統(tǒng)對稱性(DL:UP) 移動通信,通信工程師的家園,通信人才,求職招聘,網(wǎng)絡(luò)優(yōu)化,通信工程,出差住宿,通信企業(yè)黑名單2](w+?$?;M2b9r ~ |
1:6-6:1 4C4r2z#].v z:U'X*[ |
圖1 TDMA/TDD
圖2 不成對頻段與成對頻段
圖3 集成TDMA/TDD和CDMA的操作
As the ADV202/ADV212 follows the JPEG2000 (J2K) -ISO/IEC15444-1 image compression standard, it will be compatible with imaging applications that adhere to this standard. Below are links to companies that provide products and services in conjunction with JPEG2000, from software codecs to hardware and software design:
>DSP的優(yōu)勢
要了解DSP的優(yōu)勢,就必須明白DSP與傳統(tǒng)微處理器在硬件基本架構(gòu)上的不同。
Von Neumann與Harvard基本架構(gòu)
所有的微處理器都是由幾個基本的模塊所組成:運算器以完成數(shù)學(xué)運算、存儲器和解碼器以完成類比信號與數(shù)位信號間的轉(zhuǎn)換。在程序中,在每一周期必須告知微處理器要做些什么。因此微處理器必須從儲存程序的存儲體取得控制指令與一些數(shù)據(jù)而加以運算。但是對于所有的微處理器并不是使用相同的方法,一般來說可分成Von Neumann與Harvard二種基本架構(gòu),同時又有取其二者優(yōu)點而衍生出多種的混合改良架構(gòu),在增加存儲器與周邊裝置后,就成為能作為數(shù)字信號處理應(yīng)用的微處理控制器。
Von Neumann結(jié)構(gòu)成為電腦發(fā)展上的標(biāo)準(zhǔn)已超過40年,基本結(jié)構(gòu)是非常簡潔,程序與數(shù)據(jù)二者能夠存儲在同一存儲映射空間(memory-mapped space),這種結(jié)構(gòu)的形成是基于大多數(shù)一般用途的程序要求,如x86系列。而其缺點是僅有一條總線來共享數(shù)據(jù)和程序地址,因此同一時間僅有一數(shù)據(jù)存儲單元或是程序存儲單元能被進行存取操作。
能在讀取執(zhí)行程序的同時訪問數(shù)據(jù)存儲空間是有效加快數(shù)據(jù)處理的重要方法,Harvard結(jié)構(gòu)具有分離程序和數(shù)據(jù)的存儲空間,兩根總線分別處理不同的地址單元,以確保數(shù)據(jù)和程序能同時并行的存取,以增加處理速度。這種分離的總線架構(gòu)可將程序執(zhí)行分成尋址、解碼、讀取、執(zhí)行四個工作階段,每一指令必須4個指令周期才能完成,并且同一時間可以有4個指令進入微處理器內(nèi)處理,當(dāng)在第4個指令周期后,每一指令周期就有一個指令執(zhí)行,此時程式是以最高的效率的執(zhí)行。但需要指出的是,當(dāng)執(zhí)行選擇指令如跳躍或比較指令時,由于必須等到指令執(zhí)行產(chǎn)生的結(jié)果后,才知道要跳躍的位置與下一個指令,在此之前所輸入的指令會變的無效,而必須重新輸入新的指令,因此會產(chǎn)生所謂的選擇延時或選擇等待等現(xiàn)象,使得程式執(zhí)行效率大幅降低至與Von Neumann結(jié)構(gòu)差不多,所以一般當(dāng)程序需要大量的比較或跳躍語句的場合,如人機交互的介面(這是絕大多數(shù)PC機用戶的主要操作方式)等,Harvard架構(gòu)并不會比Von Neumann結(jié)構(gòu)有更好的性能。
毫無疑問,程序執(zhí)行速度的增加的同時硬件的成本也相應(yīng)的增加,分離的數(shù)據(jù)存儲空間和程序存儲空間就需要兩個不同的數(shù)據(jù)尋址和與程序?qū)ぶ返挠布涌凇R虼四馨l(fā)現(xiàn)在價格與性能間取得折衷的方法,才算是一個較佳的解決方案, 于是產(chǎn)生了Modified Harvard架構(gòu),這種架構(gòu)僅有一個外部總線(以減少接口數(shù)),同時有程序與數(shù)據(jù)兩個內(nèi)部總線,可以減少成本并維持顧客對運算速度的要求。
由此可見,在個人電腦這樣需要大量的選擇跳躍語句進行人機交互的處理器還是選擇Von Neumann架構(gòu)(即傳統(tǒng)的CPU 如x86、Pentium等)更加的合理,而在數(shù)字視音頻領(lǐng)域進行數(shù)字信號的傳輸處理,并不需要大量的選擇語句時, Harvard架構(gòu)及Modified Harvard架構(gòu)就顯得更加的適合。
DSP的Modified Harvard架構(gòu)
DSP是屬于Modified Harvard架構(gòu),即它具有兩條內(nèi)部總線,一個是數(shù)據(jù)總線,一個是程序總線;而傳統(tǒng)的微處理器內(nèi)部只有一條總線供數(shù)據(jù)傳輸與程序執(zhí)行使用; 從上面我們已經(jīng)看到Modified Harvard架構(gòu)在大量數(shù)學(xué)運算方面有著強大的優(yōu)勢,在DSP內(nèi)部具有硬件乘法器,大量的寄存器,目前最快的可在一個指令周期內(nèi)完成32bit乘32bit的指令,而傳統(tǒng)的微處理器運算系以微代碼來執(zhí)行,遇到乘法運算指令時就得消耗掉好幾個指令周期,加上傳統(tǒng)的微處理器中的寄存器較少,不得不經(jīng)常從外部儲存器傳輸數(shù)據(jù)來進行運算,而DSP指令具備重新執(zhí)行功能,因此在數(shù)學(xué)運算速度超越一般傳統(tǒng)的微處理器。
例如當(dāng)執(zhí)行循環(huán)控制語句時,傳統(tǒng)的CPU會以某一暫存器當(dāng)初始循環(huán)數(shù)index,然后以比較跳躍的方式來達到循環(huán)控制的目的,此時程序會重復(fù)做比較運算直至index為0;而DSP內(nèi)建硬體repeat count指令來直接對硬件決定下一個循環(huán)指令的執(zhí)行次數(shù),如此可大量減少程式的執(zhí)行時間。
又如在做數(shù)字信號處理時最常出現(xiàn)乘加的運算(如ax+y),DSP針對此項需求而特別設(shè)計了一個硬件的MAC unit,使得在一個指令周期內(nèi)即可完成乘加的運算,若再配合repeat指令,便可以將乘加運算的速度大大提高。同時因為DSP有分離的程序與數(shù)據(jù)的總線,所以一條指令能同時定址訪問程序和數(shù)據(jù)的存儲單元,完成兩個變量的運算。必須注意a為一維常量放在程序存儲單元,而X為一維變量放在數(shù)據(jù)存儲單元;若系數(shù)a會隨程序運算而變動時,DSP內(nèi)建一小塊Dual-Access RAM (DARAM)的存儲區(qū)域,可由程序?qū)⒋藚^(qū)域設(shè)定為程序存儲區(qū)域或數(shù)據(jù)存儲區(qū)域,利用此存儲區(qū)域可完成可變系數(shù)的計算。
歸納起來DSP具備有以下的特點:(1)內(nèi)建乘法累加器;(2)指令管線化;(3)多總線與存儲空間;(4)循環(huán)尋址與位重新尋址;(5)零負(fù)荷循環(huán)運算;(6)晶片內(nèi)含存儲體與存儲體介面。
DSP在音頻領(lǐng)域的應(yīng)用
由于不存在線形放大電路非理想傳輸函數(shù)所造成的失真缺點,運算速度又比傳統(tǒng)微處理器快,DSP已普遍應(yīng)用于視音頻領(lǐng)域的合成、辨識與編碼;由于對硬盤存儲容量的要求日益提高,使得對VCM(VOICE COIL MOTOR)的定位精度的要求也越來越嚴(yán)謹(jǐn),DSP IC已成為高容量硬盤機的核心元件;DSP還廣泛應(yīng)用在DAT、DLT等磁帶機上,用以控制轉(zhuǎn)速與磁頭讀寫位置;應(yīng)用于全球定位系統(tǒng)(GPS)的接收機之相關(guān)器(CORRELATOR)上,提供計算衛(wèi)星所發(fā)射的射頻信號至接收器距離的功能。圖象處理的離散余弦變換(DCT)應(yīng)用;電視信號的抗多經(jīng)干擾(Ghost Cancellation) 。至于對模糊失真控制(Fuzzy Control)的大量浮點運算,能達到即時要求,更是得心應(yīng)手。
下面將著重介紹一下DSP在音頻信號上的各種應(yīng)用
在音頻訊號處理方面的應(yīng)用,包括如下重點:
主動噪聲控制
傳統(tǒng)的被動式隔音方法,單純以隔音材料阻隔噪聲,對中、低頻噪音源產(chǎn)生的噪聲幾乎無阻隔能力,因此必須以厚重的隔音材料方能產(chǎn)生效果。主動噪聲控制是以電子閉回路控制的方法,產(chǎn)生和原始噪聲反相的聲音,以抵消原噪聲(如圖-1)。其優(yōu)點在于它對于抑制低頻噪聲極為有效。其應(yīng)用上的限制在于它無法控制中高頻段的噪聲(1.5K赫茲以上)
![]() |
在通訊的各個環(huán)節(jié),都可能產(chǎn)生惱人的噪聲,其綜合的影響,便是降低通訊效率、成功率。主動噪聲控制技術(shù)能在很多層面提高信噪比,且和傳統(tǒng)簡單的濾波器相比,它能動態(tài)地適應(yīng)各種狀況,過去濾波器所無法處理的不確定噪聲也可相當(dāng)程度地克服。
語音訊號處理
雖然目前許多資料已由數(shù)位編碼后,經(jīng)原有的語音通訊通道收發(fā)。但語音仍然穩(wěn)占所有通訊含量的第一位。對語音訊號的處理的需求,近年來呈現(xiàn)指數(shù)增長。語音技術(shù)可分為如下四項:語音增強(Speech Enhancement),語音辨識(Speech Recognition) ,語音編解碼(Speech Coding/Decoding),回聲抑制(Echo Suppression)。語音增強
在語音信號的獲取手段上,各種拾音器(麥克風(fēng))皆有其不同的頻響、方向性、穩(wěn)定性、拾取機制,多個不同特性的麥克風(fēng)組合陣列更可滿足使用者在各種頻段對訊號的多種不同要求(如圖-2),在滿足噪聲控制的任務(wù)下所取得的對電聲系統(tǒng)的有效把握,使我們能滿足各種用戶系統(tǒng)對信號拾取的要求。
圖-2
![]() |
在信號處理上,針對應(yīng)用場合、背景噪聲特性、語音清晰度對可允許的語音失真的相對要求等 ,我們可制定不同的方案,以滿足任務(wù)需求。例如,語音識別軟體對語音信號的要求,就有別于人耳對語音信號的要求,因此,在完成通訊時,和在完成語音識別任務(wù)時,需使用不同的程序。針對不同任務(wù)研發(fā)機構(gòu)若不能對語音特性具備全面的了解與把握,是無法在這上面取得真正優(yōu)化的結(jié)果。
此外,DSP技術(shù)在高速執(zhí)行單通道信號的檢波,多通道信號的對比,其速度可以做到讓使用者無法感到時間有延遲,在感覺上完全是實時工作的效果。
語音辨識
語音識別系統(tǒng)的核心,應(yīng)具有硬件要求少,自含時間矯正,和能量矯正的特點。目前已實際應(yīng)用的為小辭匯量(200字)系統(tǒng)的獨立語音識別,中辭匯量(1800字)的核心亦完成。在自動語音識別的發(fā)展方向上,將集中於發(fā)展語音控制技術(shù),而非語音輸入技術(shù)。重點在于首次識別的準(zhǔn)確率,而非混合語意的輔助識別。
語音編、解碼
由于在DSP具有語音處理上的強大功能,因此才有可能在語音編碼的設(shè)計、使用上,偏重使用壓縮比較高的“編碼激勵線性預(yù)測”(CELP)型算法。目前使用的開放標(biāo)準(zhǔn)為ITU的G.723.1,這種算法廣泛使用于IP的編解碼上,具有6.3Kbps和5.3Kbps兩種傳輸率,語音品質(zhì)高,抗噪聲能力和計算負(fù)荷適中。可提供用戶使用於各種平臺上。同時,專屬的2.4Kbps的語音編碼算法也在開發(fā)中,預(yù)計該算法將在語音品質(zhì)、抗噪聲能力、語音壓縮比、計算負(fù)荷、計算延時上取得更好的平衡。因以硬體性能不斷的提升,會適配較大的計算量的編碼方式,根據(jù)信息論的原理,若在不降低確定的信號指標(biāo)的條件下,如果采用高的壓縮比方式則必然相對的應(yīng)用大運算量的編解碼方式,以在高壓縮比的情況下取得較好的音頻性能。
回聲抑制
在長距離通訊及活動通訊中,經(jīng)常會被回聲所困擾。無論是線性回聲,或是音響回聲,當(dāng)延時超過0.5秒 ,都會在接收端清晰的收到。針對這兩種現(xiàn)象,各有適用的回聲抑制算法。基于DSP的算法穩(wěn)定、簡潔,不但抑制響應(yīng)速度快,而且對Double Talk、Near-End-Speech及靜音狀態(tài),皆能保持降噪性能。同時因為線性回聲時間延遲可在1毫秒到900毫秒的大范圍內(nèi)變動,同樣有基于DSP專屬的算法來克服這種變異性對系統(tǒng)帶來的額外負(fù)荷(在傳統(tǒng)的回聲抑制系統(tǒng)中,300毫秒的延時意味者系統(tǒng)性能價格比的急劇劣化)。而這些算法的源代碼亦能應(yīng)用在各種通訊平臺上,解決長程通訊各環(huán)節(jié)所產(chǎn)生的問題。
音樂訊號處理
自從數(shù)字化的音樂規(guī)范開始流行后,因數(shù)字信號處理所附帶的彈性因素,已在影音訊號的儲存 、傳送、播放上,產(chǎn)生了許多開放規(guī)范和專屬規(guī)范。對使用者而言,它們帶來的效果,除了更耐久更廉價的儲存媒介、更多元化的接收管道外,也包括更絢麗的視聽效果。但在終端獲得和原始影音信號源相當(dāng)?shù)挠耙粜Ч侥壳盀橹苟既匀皇前嘿F且不見得有效的。為了實現(xiàn)所謂的“環(huán)場音效”,目前已有諸如Dolby Surround、Dolby ProLogic、AC-3 、THX等各式開放規(guī)范,也有商品化的解碼晶片。但整個環(huán)節(jié)中最弱的一環(huán),是在由揚聲系統(tǒng)到人耳的這一段。這一段的傳遞函數(shù)因不同的聽音者,不同的聽音環(huán)境而隨機的改變,甚至差異極大。原始錄音工程師的心血,在這一段經(jīng)常被糟蹋無遺。而且和傳統(tǒng)音響系統(tǒng)相同,這個性能最不容易把握的環(huán)節(jié),往往也是投資昂貴的一個環(huán)節(jié)。
針對這一環(huán)節(jié),DSP提出的解決方案。是獨立于上述開放規(guī)范之外,來建立一個近似環(huán)場音效系統(tǒng),在信號后期處理階段,則以更人性化的雙聲道,來模擬上述規(guī)范所要求的四加一或五加一聲道的要求,并
且以DSP動態(tài)的 補償聲場的變異,基本上可以做到使用一個低成本基于DSP技術(shù)的系統(tǒng)去替代昂貴的非DSP的高檔系統(tǒng),完整還原原始錄音效果。(如圖-3)
DSP以其強大的運算能力及優(yōu)良的性能價格比已經(jīng)成為越來越多的數(shù)字化視音頻設(shè)備的核心構(gòu)件,隨著科技的進步,DSP技術(shù)的日益完善,相信DSP的未來就是數(shù)字化音頻領(lǐng)域的未來。
]]>圖3 位平面編碼三個通道系數(shù)編碼數(shù)量變化示意圖
通過對壓縮性能研究發(fā)現(xiàn),在壓縮比較小時本文改進算法比標(biāo)準(zhǔn)算法的壓縮性能約低0.4db左右,在壓縮比較大時兩者的壓縮性能相一致,保留了JPEG2000優(yōu)異的壓縮性能;從編解碼時間來看,在有損壓縮編碼執(zhí)行時間上,本文所給出的改進算法比標(biāo)準(zhǔn)算法時間縮短8%到12%,解碼時間縮短2%到5%,提高了編碼效率,達到了改進的目的。
3 JPEG2000標(biāo)準(zhǔn)中改進算法的DSP實現(xiàn)
3.1 DSP硬件開發(fā)平臺
本文使用評估板是北京聞亭公司的TDS642,板上的DSP芯片是TMX DM642,BGA548封裝,內(nèi)部工作時鐘為600M,外部總線時鐘為100M,計算能力高達4.8億指令每秒。
該平臺提供了豐富的外圍接口。板上有兩個復(fù)合視頻(PAL/NTSC/SECAMS)輸入和1個復(fù)合視頻輸出端口;立體聲輸入/出或單一麥克風(fēng)輸入端口;提供兩個UART、以太網(wǎng)接口、子板接口、PC104接口和JTAG接口[6][7]。板上還提供了4M Bytes的Flash存儲器,位于DM642的CE1地址空間,寬度為8bits,F(xiàn)PGA擴展了3根地址線,把Flash分成8頁,F(xiàn)lash 的第0頁的前半頁存放用戶的自啟動程序,后半頁存放FPGA程序,第1頁尾用戶存放數(shù)據(jù)空間,第2頁至第8頁用于存放用戶程序。
3.2 核心算法的DSP實現(xiàn)
(1)算法總體框架。本文算法基于DM642EVM實現(xiàn)時主要分為兩個大的模塊(如圖4),第一部分為DWT變換模塊,它將輸入圖像數(shù)據(jù)變換為一系列的小波系數(shù);第二部分為EBCOT算法模塊,將量化后的的小波系數(shù)編碼生成壓縮碼流。硬件開發(fā)平臺結(jié)構(gòu)框圖如圖5所示。
圖4 算法框架圖
圖5 算法硬件開發(fā)平臺結(jié)構(gòu)框圖
(2)內(nèi)存分配。對于圖像數(shù)據(jù)的處理,往往涉及到大量的復(fù)雜的數(shù)據(jù)尋址計算,對于復(fù)雜的尋址計算,其耗費CPU的計算量可能比實際數(shù)據(jù)操作的計算量還大。所以要加快CPU對數(shù)據(jù)的訪問速度,不但要求存儲器本身的速度快,而且還需要一個合理的數(shù)據(jù)結(jié)構(gòu)來簡化CPU對地址的計算。另外,DM642對數(shù)據(jù)的訪問技術(shù),如Cache、EDMA和寬bit數(shù)據(jù)直接讀寫等,都是基于存儲地址的連續(xù)性。基于以上考慮,本文在內(nèi)存分配及定位時,依據(jù)以下大的原則:第一,在滿足精度要求的情況下,使用較短的數(shù)據(jù)類型;第二、大的數(shù)據(jù)塊,如原始圖像、重構(gòu)圖像存儲在片外SDRAM;第三、關(guān)鍵數(shù)據(jù)、小的數(shù)據(jù)塊,比如運算時的系數(shù)、系統(tǒng)堆棧、三個通道掃描都需要頻繁的訪問數(shù)據(jù)區(qū)和上下文標(biāo)志區(qū)等,存放到片內(nèi)存儲器;第四、對L2級配置足夠的Cache以便CPU對數(shù)據(jù)的快速讀寫;第五、對于具有運算相關(guān)性的數(shù)據(jù),應(yīng)在內(nèi)存中按序連續(xù)排放。當(dāng)涉及到片內(nèi)外數(shù)據(jù)塊的搬移操作時,可由DM642的EDMA單元去完成,它可與CPU并行工作,不占用CPU的計算周期[8]。
(3)圖像數(shù)據(jù)的讀寫。由于本文工作主要完成針對圖像的壓縮功能,不涉及圖像采集,所以在圖像數(shù)據(jù)的輸入輸出上做了適當(dāng)?shù)奶幚怼?紤]到CCS的Simulator完全支持C/C++語言,因此原始圖像數(shù)據(jù)的輸入采用C語言中的頭文件形式,小波變換模塊,EBCOT算法模塊采用存放在PC機的數(shù)據(jù)文件形式。本文主要采用頭文件和二進制數(shù)據(jù)文件的形式,將圖像的非文件頭部分的所有數(shù)據(jù)通過“fprintf(fp,“%3d,”,image_in [i][j])”語句寫到.h文件中。
(4)DWT的實現(xiàn)。由于DM642為定點處理器,不適合于浮點運算,所以本文選擇LeGall(5,3)整數(shù)濾波器完成JPEG2000中的小波變換。在進行小波變換時,首先定義兩個與圖像塊大小相等的存儲緩沖器,一個是圖像片數(shù)據(jù)的輸入緩存Buf,一個是用來臨時存放圖像片數(shù)據(jù)經(jīng)小波變換后的結(jié)果緩存TempBuf。每經(jīng)過一級小波變換,圖像片數(shù)據(jù)都要先后兩次經(jīng)過integer(5,3)的低通和高通濾波。TempBuf中保存的高通濾波數(shù)據(jù)經(jīng)integer(5,3)濾波器處理后,得到HL子帶和HH子帶的小波變換系數(shù)。最后將變換結(jié)果存放到輸入緩存Buf中。若要進行下一級分解,只需對Buf中LL子帶進行同樣處理
eVRU 是TES專為DSP引擎開發(fā)功能強大的矢量渲染庫,提供業(yè)界標(biāo)準(zhǔn) OpenGL ES 1.1 API。過往提供圖形功能的多媒體架構(gòu)需要專用的引擎或硬件模塊來執(zhí)行系統(tǒng)內(nèi)的不同功能。然而,使用MM2000架構(gòu),eVRU 采用用于視頻/音頻編碼和解碼的單一CEVA-X DSP內(nèi)核即可作為圖形渲染的引擎,不需要任何額外的加速器或?qū)S糜布?
今天,許多便攜式設(shè)備包括蜂窩手機、智能電話、便攜式媒體播放器 (PMP)、便攜式導(dǎo)航設(shè)備 (PND) 和數(shù)碼相機等,都需要高質(zhì)量的實時圖形渲染功能。CEVA經(jīng)生產(chǎn)驗證的便攜式多媒體引擎與TES的先進圖形庫相結(jié)合,使得MM2000客戶能夠滿足這個需求,并且大幅降低3D多媒體處理器的總體成本,以及縮短上市時間和系統(tǒng)設(shè)計時間。MM2000支持多種視頻格式,包括H.26?、MPEG-4、VC-1、RMVB、DivX、AVS 和高達D1分辨率的H.263,在音頻/視頻以及2D/3D支持方面,為設(shè)計人員帶來了全面的靈活性以實現(xiàn)產(chǎn)品的差異化。
TES 設(shè)計服務(wù)及技術(shù)副總裁 Juergen Zeller 稱:“現(xiàn)在,用戶要求其便攜設(shè)備具有前所未有更精密及更豐富的用戶界面和功能。因此,3D圖形處理能力經(jīng)已成為面向手持式設(shè)備市場的多媒體引擎的首要條件。TES很高興與CEVA合作,使用其eVRU技術(shù),讓用戶輕易將先進的3D圖形功能集成于多媒體處理器IC中,無需任何額外的硬件加速器。”
CEVA企業(yè)市場拓展副總裁Eran Briman稱:“與TES結(jié)成合作伙伴關(guān)系,是我們以‘全軟件式’架構(gòu)實現(xiàn)多媒體的又一個重要例證。除了2D/3D圖形軟件外,我們可讓客戶挑選任何數(shù)量的多媒體編解碼器,在基于MM2000的設(shè)計上運行。能夠利用處于MM2000核心DSP引擎的能力,再加上蜂窩基帶、GPS、DVB-H和藍牙等附加功能,我們的解決方案現(xiàn)可提高融合和差異化能力的行業(yè)標(biāo)桿。”
CEVA MM2000便攜式多媒體處理器解決方案圍繞單個CEVA-X DSP內(nèi)核而設(shè)計,無需任何加速器或?qū)S靡鎭磉M行視頻及音頻處理,且具有先進的開發(fā)工具套件支持。這兩大優(yōu)勢可以顯著簡化開發(fā)流程,將多媒體產(chǎn)品的開發(fā)時間縮至最短。此外,作為MM2000核心的通用開放式CEVA-X DSP讓設(shè)計人員能夠在同一個解決方案中,集成除視頻以外的額外功能,例如音頻、語音、藍牙、GPS、圖像增強、蜂窩基帶功能或任何需要信號處理能力的專有算法,都能利用DSP內(nèi)核引擎,從而降低具視頻功能產(chǎn)品的成本并增強其差異性。
關(guān)于TES Electronic Solutions公司
TES Electronic Solutions公司是致力于為眾多技術(shù)和服務(wù)行業(yè)提供創(chuàng)新定制解決方案的全球電子服務(wù)企業(yè)。TES的解決方案包括集成電路、軟件、硬件和系統(tǒng)。該公司通過其17個設(shè)計和制造據(jù)點,為世界各地的藍籌公司提供解決方案。TES擁有提供咨詢和IP授權(quán)的專有知識和資源,并且專注于通訊 (DECT 和 UWB)、位置及導(dǎo)航技術(shù)。TES的“創(chuàng)制設(shè)計和制造”(CDM) 解決方案為客戶提供系統(tǒng)或子系統(tǒng),能夠改善客戶的現(xiàn)有運作,或者讓客戶以最快的速度掌握市場機遇。TES總部位于法國西北部Langon-sur-Vilaine,擁有900名員工,其中500名為設(shè)計工程師。該公司擁有15個設(shè)計中心和項目辦事處,分別位于美國硅谷;英國愛丁堡;法國巴黎、雷恩、格勒諾布爾、尼斯;德國斯圖加特、杜塞爾多夫、漢堡、柏林、紐倫堡、慕尼黑;印度班加羅爾和日本東京。兩個工廠則位于法國雷恩和馬來西亞檳城。
關(guān)于CEVA
CEVA 公司總部位于美國加利福尼亞州圣何塞,是專業(yè)向移動手機、消費電子和存儲市場提供硅知識產(chǎn)權(quán) (SIP) DSP內(nèi)核和平臺解決方案的領(lǐng)先授權(quán)廠商。CEVA的IP系列包括面向多媒體、音頻、分組語音 (VoP) 、藍牙 (Bluetooth) 和串行 ATA (SATA) 的廣泛全面的平臺解決方案,以及各式各樣的可編程 DSP 內(nèi)核和針對多個市場的不同性價比子系統(tǒng)。2007年,CEVA 的 IP 在2.25億個系統(tǒng)設(shè)備上使用。
![]() |
ADmC812和TMS320F206簡介
ADmC812微轉(zhuǎn)換芯片
ADmC812是具有16位計數(shù)/定時和32條可編程I/O接口的8051/8052微控制器,內(nèi)置一個8通道、5ms轉(zhuǎn)換時間、精度自校正、12位逐次逼近的ADC;2個12位DAC,10.5KB的閃存EEPROM,256字節(jié)的SRAM。還包括一些重要功能模塊,如看門狗定時器和電源監(jiān)控器,ADC與數(shù)據(jù)存儲器之間的DMA方式,存儲保護功能,一個通用異步串行收發(fā)器(UART)、SPI和I2C總線接口。
ADmC812內(nèi)豐富的外設(shè),使它不需要外部總線擴展就可以組成一個完整數(shù)據(jù)采集系統(tǒng),有很高的性價比。更值得注意的是在ADmC812內(nèi)集成了8路12位高精度、自校準(zhǔn)4ppm/℃的ADC電路。而且,當(dāng)工作條件(如時鐘頻率、模擬輸入范圍、基準(zhǔn)電壓或電源電壓)發(fā)生變化時,為了得到高精度的ADC結(jié)果,可以用軟件對ADmC812內(nèi)4個用于校正的特殊功能的寄存器設(shè)置,達到進一步校正ADC的目的。ADmC812通過設(shè)置ADCON1~3 三個特殊功能寄存器,可以使ADC工作于3種不同的模式,實現(xiàn)單次轉(zhuǎn)換、連續(xù)轉(zhuǎn)換和DMA模式的A/D轉(zhuǎn)換,可以根據(jù)具體的需要選擇,在DMA模式下,允許ADC在每次設(shè)置寄存器ADCCON1~3后連續(xù)采樣,并將結(jié)果寫入外部RAM中。這種自動捕獲功能大大地方便了主從處理器之間的數(shù)據(jù)交換。
數(shù)字信號處理器TMS320F206
TMS320F206(以下簡稱F206)是TI公司生產(chǎn)的TMS320C2000系列DSP之一。是繼C2X和C5X之后推出的低價格高性能的16位定點DSP,由于它采用了改進的哈佛結(jié)構(gòu),具有分離的程序總線和數(shù)據(jù)總線,采用四級流水線作業(yè),其運行速度可達40MIPS,具有高速運行的特點。同時提供豐富的指令集,增強的模塊化結(jié)構(gòu)設(shè)計,使它通用化得以提高,應(yīng)用領(lǐng)域不斷拓寬,現(xiàn)已成為高檔單片機的理想替代品。F206片內(nèi)有32K的閃速存儲器,用戶通過F206自帶的、符合IEEE標(biāo)準(zhǔn)1149.1的JTAG接口,可以對程序進行仿真與調(diào)試,并將程序代碼燒錄到片內(nèi),極大地方便了用戶的系統(tǒng)設(shè)計與程序調(diào)試。
TMS320F206提供直接存儲器訪問(DMA)功能,通過使用HOLD操作允許對外部程序、數(shù)據(jù)以及I/O空間進行直接存儲器訪問。該過程是由、兩個信號控制。外部設(shè)備可以把引腳驅(qū)動到低電平,從而請求對外部總線的控制。如果中斷線被允許,那么將觸發(fā)中斷。F206在相應(yīng)中斷時,軟件邏輯可以使處理器發(fā)出應(yīng)答信號,表示它將放棄對外部總線的控制。根據(jù),外部地址信號(A15~A0)、數(shù)據(jù)信號(D15~D0)以及存儲器控制信號(、、、、、、)被置為高阻狀態(tài),實現(xiàn)DMA功能。
系統(tǒng)硬件設(shè)計
系統(tǒng)的硬件結(jié)構(gòu)如圖1所示,存貯器62256作為DSP的全局?jǐn)?shù)據(jù)存儲器,同時又是ADmC812的外部存儲器,兩控制器分別通過總線和數(shù)據(jù)存儲器62256相連,實現(xiàn)存儲器共享。為了保證兩控制器能分別獨立地工作。在ADmC812和62256之間插入了4片74HC245進行總線隔離。這樣,在ADmC812的控制下,每一時刻只有一個控制器訪問62256。圖中62256作為ADmC812的外部存儲器,A15為片選信號,地址范圍為8000H~FFFFH;作為F206的全局?jǐn)?shù)據(jù)存儲器,用作片選線,使用高端32K字地址范圍(8000H~FFFFH)。兩片選信號經(jīng)一與非門和62256的片選線CS2相連,實現(xiàn)片選信號的隔離。
ADmC812通過P1.0、P3.2(INT0)分別和DSP的、XF腳相連,由P1.0向DSP申請總線控制,在DSP響應(yīng)ADmC812的請求后,DSP的CPU被掛起,并出讓外部總線。ADmC812通過A15打開總線驅(qū)動器,并經(jīng)與非門后選中62256,獲得62256的控制權(quán),實現(xiàn)對62256的讀寫操作。而F206也可以通過向ADmC812請求中斷,ADmC812在響應(yīng)中斷INT0后,進行相關(guān)事務(wù)的處理。另一方面,ADmC812通過讀引腳的電平,可以確認(rèn)F206是否被掛起;而通過對腳的控制,實現(xiàn)F206程序的分支轉(zhuǎn)移,增加系統(tǒng)的靈活性。
整個系統(tǒng)分為事務(wù)性模塊和數(shù)據(jù)處理模塊,ADmC812控制事務(wù)模塊,進行數(shù)據(jù)的采集、LED顯示、開關(guān)量的輸入輸出,模擬量的輸出及串行通信等功能。F206控制數(shù)據(jù)處理模塊,主要進行數(shù)據(jù)的處理,完成復(fù)雜的算法。另外,也可以根據(jù)數(shù)據(jù)處理結(jié)果直接處理一些重要的出口控制功能,以彌補ADmC812 I/O端口的不足,加快系統(tǒng)的反應(yīng)速度。兩個相對獨立的功能模塊通過62256進行數(shù)據(jù)交換。
系統(tǒng)軟件設(shè)計
由于系統(tǒng)的兩個模塊在功能上相對獨立,相應(yīng)的軟件也包括兩個主要模塊,ADmC812在程序加載完成后,就進入程序正常運行。系統(tǒng)初始化后,首先通過P1.0向F206請求DMA操作,且得到響應(yīng)后,ADmC812獲得62256控制權(quán)。這時,通過配置3個特殊功能寄存器ADCCON1~3,可以使ADmC812工作在不同的模式下。其中在DMA模式下,ADC可以連續(xù)轉(zhuǎn)換,并把采樣值捕獲到外部RAM空間而不需要來自微處理器的任何干預(yù),由中斷位ADCCON2.7表示DMA轉(zhuǎn)換結(jié)束。在A/D轉(zhuǎn)換結(jié)束且采樣點達到預(yù)定的數(shù)量后,ADmC812就通過ADC中斷,放棄對62256的控制并通知DSP進行數(shù)據(jù)處理。而后ADmC812進入顯示、鍵功能、I/O操作、串口通信等事務(wù)性的工作。
F206在接收到ADmC812的DMA請求后,進入到等待狀態(tài),并放棄對外部總線的控制權(quán)。62256通過ADmC812獲得采樣數(shù)據(jù),當(dāng)采樣結(jié)束后,DSP從等待狀態(tài)返回到正常運行狀態(tài)并獲得總線的控制權(quán),進行數(shù)據(jù)處理,將運算結(jié)果放回62256。F206的DMA操作過程是:F206引腳/上獲得一個有效的下降沿,當(dāng)CPU轉(zhuǎn)移到0002H地址單元,CPU從0002H地址單元提取中斷矢量并進入中斷服務(wù)程序,在對MODE=0進行成功的測試后,該中斷服務(wù)程序就執(zhí)行一個IDLE指令,使F206進入到等待狀態(tài)。當(dāng)檢測到/腳上的一個上升沿后,CPU退出IDLE狀態(tài),并使外部總線返回其正常狀態(tài),執(zhí)行數(shù)據(jù)處理程序。
軟件使用C語言設(shè)計,分別在兩個開發(fā)系統(tǒng)上進行程序設(shè)計和調(diào)試。利用ADI公司提供的軟件開發(fā)工具,能夠快速高效地完成ADmC812應(yīng)用程序的設(shè)計,并通過ADmC812的通用串行口在線調(diào)試和代碼下載。F206用聞亭公司提供的TDS-510開發(fā)工具進行軟件設(shè)計。最后將ADmC812和F206進行聯(lián)機調(diào)試,完成整個軟件的開發(fā)。
結(jié)語
以上設(shè)計方案,適合于采集數(shù)據(jù)量大、算法復(fù)雜、有一定實時要求的應(yīng)用領(lǐng)域。由于雙CPU系統(tǒng)無需額外的附加雙口RAM、FIFO及復(fù)雜的控制電路,降低了成本,簡化了電路,也擴展了ADmC812的應(yīng)用范圍。
Apollo-1多媒體處理器瞄準(zhǔn)便攜式媒體播放器 (PMP)、移動電視、智能手機、數(shù)字相框、網(wǎng)上數(shù)字廣播、視頻電話、車載娛樂和個人導(dǎo)航設(shè)備,充分發(fā)揮MM2000 核心的高功效 CEVA-X DSP 內(nèi)核的優(yōu)勢,可處理多標(biāo)準(zhǔn)的視頻解碼和編碼功能。與為每一項標(biāo)準(zhǔn)采用一個CPU結(jié)合硬件多媒體加速器的傳統(tǒng)架構(gòu)相比,MM2000可為多媒體加速提供全面的靈活性和出色的性能。四川虹微是第三家開始付運基于 CEVA技術(shù)的多媒體處理器之MM2000 獲授權(quán)企業(yè)。
Panovasic 將繼續(xù)開發(fā) Apollo 系列處理器的新版本,并充分利用MM2000 豐富的多媒體功能,以滿足大范圍便攜式應(yīng)用的需求。MM2000的完全可編程架構(gòu)允許 Apollo 處理器支持多種視頻標(biāo)準(zhǔn),包括 H.264、MPEG-4、VC-1、以及高達D1分辨率 (720x576/30fps)。對于Apollo 產(chǎn)品未來的更新?lián)Q代,虹微公司能夠在現(xiàn)有的MM2000引擎上加入其他視頻和音頻編解碼器,而無需進一步修改硬件。
虹微公司技術(shù)部部長陳勇稱:“CEVA公司的MM2000便攜式多媒體解決方案為我們提供了靈活的完全可編程引擎,以軟件形式開發(fā)視頻編解碼器,省去任何硬件多媒體加速器。我們的Apollo-1處理器充分利用這一性能和靈活性,支持多種視頻標(biāo)準(zhǔn),這種需求對現(xiàn)今的 PMP和“始終連接”的便攜式多媒體設(shè)備是至關(guān)重要的。”
CEVA 企業(yè)市場拓展副總裁 Eran Briman 稱:“我們很高興與四川虹微合作,幫助他們使用基于CEVA技術(shù)的 Apollo-1系列處理器進入便攜式媒體處理器領(lǐng)域。四川虹微利用CEVA基于DSP解決方案的固有優(yōu)勢,滿足其多媒體處理需求,并支持廣泛的視頻標(biāo)準(zhǔn)。通過采用這種多標(biāo)準(zhǔn)“全軟件式”多媒體方法,虹微公司能夠以單一處理器滿足多個終端市場的需求,從而降低不同產(chǎn)品的設(shè)計和生產(chǎn)成本。”
CEVA MM2000 便攜式多媒體處理器的解決方案是圍繞單個CEVA-X DSP 內(nèi)核而設(shè)計的,不但無需任何加速器或?qū)S靡鎭磉M行視頻及音頻處理,而且還具有先進的開發(fā)工具套件支持。這兩大優(yōu)勢可以顯著簡化開發(fā)流程,將多媒體產(chǎn)品的開發(fā)時間縮至最短。此外,作為 MM2000 核心的通用開放式CEVA-X DSP可讓設(shè)計人員在同一個解決方案中,集成視頻以外的額外功能。例如,音頻、語音、藍牙、GPS、圖像增強、蜂窩基帶功能或任何需要信號處理能力的專有算法,現(xiàn)在都能夠利用DSP內(nèi)核引擎,來降低具多媒體功能產(chǎn)品的成本,并突出其差異性。
]]>1 CCSLink及ETTIC2000概述
Matlab具有強大的分析、計算和可視化功能,但處理速度慢;DSP具有快速的信號處理能力,但是其CCS的編譯環(huán)境中數(shù)據(jù)可編輯和分析能力不如Matlab;而MathWorks公司和TI公司聯(lián)合開發(fā)的Matlab Linkfor CCS Development Tools(CCSLink)和EmbeddedTarget for the TI TMS320C2000 DSP Platform(ETTIC2000),CCSLink提供了Matlab和CCS的接口,能把Matlab和TI CCS及目標(biāo)DSP連接起來。利用此工具可以像操作Matlab變量一樣來操作TI DSP的存儲器或寄存器。CCSLink支持CCS能夠識別的任何目標(biāo)板(C200,C5000,C600),此工具用于DSP程序的調(diào)試過程。而CCSLink與ETTIC2000的配合使用,可直接由Matlab的Simulink模型生成TIC2000DSP的可執(zhí)行代碼,能在集成、統(tǒng)一的Matlab環(huán)境下完成DSP的整個開發(fā)過程。
2 CCSLink環(huán)境下的DSP調(diào)試
CCSLink向用戶提供了3個組件內(nèi)容,如圖1所示。
![]() |
2.1 CCSLink的接口對象
2.1.1 CCS IDE的連接對象
該對象支持TI的C2000/5000/6000系列DSP,利用此對象可創(chuàng)建CCS IDE和Matlab的連接。用戶可以編寫用于DSP程序的Matlab語言批處理腳本,從Matlab的命令窗中直接運行CCS IDE中的應(yīng)用程序,向硬件DSP的存儲器或寄存器發(fā)送或取出數(shù)據(jù),檢查DSP的狀態(tài),停止或啟動程序在DSP中的運行。
2.1.2 與RTDX的連接對象
該對象提供Matlab和硬件DSP之間的實時通信通道。它允許用戶在主機和目標(biāo)板之間進行實時的數(shù)據(jù)交換而不用考慮目標(biāo)程序的運行。RTDX連接對象實際上是CCS連接對象的一個子類,在創(chuàng)建CCS連接對象的同時創(chuàng)建RTDX連接對象,它們不能分別創(chuàng)建。
2.1.3 嵌入式對象
在Matlab環(huán)境中創(chuàng)建一個可以代表嵌入在目標(biāo)C程序中的變量的對象。利用嵌入式對象可直接訪問嵌入在目標(biāo)DSP的存儲器和寄存器中的變量,即把目標(biāo)C程序中的變量作為Matlab的一個變量來對待,并把編輯后的信息反返回到DSP程序中。所有這些操作均在Matlab環(huán)境下完成。
2.2 CCS IDE連接對象應(yīng)用
CCS IDE連接對象提供Matlab與CCS IDE和目標(biāo)DSP的連接,利用此連接可以在Matlab環(huán)境中控制和操作DSP中的應(yīng)用程序;利用Matlab中強大的計算、分析和可視化工具來分析和對比目標(biāo)程序運行過程中的結(jié)果;而嵌入式對象則提供Matlab對DSP內(nèi)存中的變量進行實時訪問和控制,這樣大大縮短嵌入式應(yīng)用程序的開發(fā)調(diào)試周期。本文以運行具體程序說明調(diào)試過程。源程序PWM.pjt保存在Matlab根目錄下的project文件下。
![]() |
![]() |
從上述程序可知,在Matlab環(huán)境下可以完成對CCS工程文件的調(diào)入、編譯,生成可執(zhí)行文件并將其加載到DSP目標(biāo)板。并且可以通過相應(yīng)的連接對象和嵌入式對象操作函數(shù),實現(xiàn)在DSP硬件不停止執(zhí)行程序的情況下對DSP的C語言程序中數(shù)據(jù)結(jié)構(gòu)變量的讀寫修改。
3 ETTIC2000環(huán)境下的直接代碼生成
由第2節(jié)中可知,CCSLink為TI DSP實時應(yīng)用開發(fā)的調(diào)試和測試階段提供了強大的支持,而ETTIC2000則為TI C2000 DSP實時應(yīng)用開發(fā)的整個過程(概念設(shè)計、算法仿真、源代碼編寫、目標(biāo)代碼生成、調(diào)試和測試)都提供了支持。利用ETTIC2000能夠從Sireulink模型自動生成TI(22000 DSP的可執(zhí)行代碼,并且為TI LF2407 EVM目標(biāo)板上的I/O設(shè)備提供驅(qū)動代碼,使得MINULINK模型可以直接在LF2407EVM板上進行實時測試,從而在Simulink統(tǒng)一環(huán)境下就可以實現(xiàn)整個硬件在線仿真。
3.1 ETTIC2000應(yīng)用開發(fā)過程
應(yīng)用ETTIC2000開發(fā)實時DSP處理的過翟如下:
(1)概念構(gòu)思和DSP處理算法設(shè)計;
(2)在Simulink環(huán)境下,利用DSP BLOCKSET,F(xiàn)IXED-POINT BLOCKSET,C2000 DSPLIB和Simulink等庫中的模塊構(gòu)建算法模型,并在Simulink環(huán)境下進行仿真;
(3)如果Simulink仿真效果滿意,就可以在模型中加入需要的LF2407 EVM目標(biāo)板上的I/O模塊;
(4)設(shè)置REAL-TIME WORKSHOP中的編譯鏈接(BUILD)選項;
(5)利用CCS中的調(diào)試工具、CCSLink或RTDX來調(diào)試目標(biāo)DSP中的程序;
REAL-TIME WORKSHOP能夠從Simulink模型中自動產(chǎn)生C代碼并且插入ADC和DAC模塊指定的I/O設(shè)備驅(qū)動程序。再通過REAL-TIME WORKSHOP面板上的BUILD按鈕,REAL-TIME WORKSHOP會自動產(chǎn)生實時可執(zhí)行代碼。
3.2 建立Simulink模型
由前述連接對象可知,系統(tǒng)已經(jīng)正確安裝了TIC2000系列DSP目標(biāo)板。在Matlab命令窗口輸入:C2000LIB,打開TIC2000的Simulink模塊庫,其模型庫組成如圖2所示。本系統(tǒng)采用2407目標(biāo)板,因此只用到C2000 Target Preferences和C2400 DSP ChipSupport等模塊。本文以脈寬調(diào)制中A/D采樣控制為例,其建立的Simulink模型如圖3所示。
![]() |
3.3 REAL-TIME WORKSHOP選項設(shè)置
建立好Simulink模型后,設(shè)置其屬性,生成CCS可執(zhí)行的工程文件。
在Simulink模型窗口選擇Simulation下拉菜單中選擇Configuration Parameters,彈出如圖4所示對話框。在屬性對話框中單擊Real-Time Workshop選項卡,在Category欄中選中Target configuration修改System target file和Template make file文件名。其他選擇默認(rèn)值,單擊Generate Code,就可以將Simulink模型自動生成CCS IDE的工程文件,并自動調(diào)入CCSIDE中,則該工程文件就可以在CCS IDE中編譯下載運行。其生成的工程文件在CCS IDE環(huán)境下的載人情況如圖5所示。
![]() |
在直接代碼生成時,Matlab命令窗口返回信息如下:
![]() |
至此,代碼生成并在CCS IDE中編譯完畢。
4 結(jié) 語
本文基于Matlab環(huán)境對DSP的實時調(diào)試及直接代碼生成過程做了詳細的闡述,并結(jié)合實例給予演示。實驗證明,應(yīng)用Matlab對DSP進行實時調(diào)試和代碼生成,有效地改變了傳統(tǒng)的設(shè)計方法。Matlab的易于操作性有助于在設(shè)計早期發(fā)現(xiàn)錯誤并進行實時更改。而CCSLINK與ETTIC2000的結(jié)合,使得在集成、統(tǒng)一的Matlab環(huán)境下完成DSP開發(fā)的整個過程.
]]>