| 以文本方式查看主題 - 曙海教育集團(tuán)論壇 (http://www.brpp.cn/bbs/index.asp) -- DSP系統(tǒng)和硬件開(kāi)發(fā)討論區(qū) (http://www.brpp.cn/bbs/list.asp?boardid=5) ---- 4．Simulink設(shè)計(jì)簡(jiǎn)單舉例 (http://www.brpp.cn/bbs/dispbbs.asp?boardid=5&id=1294) |
| -- 作者：wangxinxin -- 發(fā)布時(shí)間：2010-11-13 10:02:06 -- 4．Simulink設(shè)計(jì)簡(jiǎn)單舉例 4．Simulink設(shè)計(jì)簡(jiǎn)單舉例 作為本節(jié)的最后一部分，給出一個(gè)Simulink的應(yīng)用實(shí)例，增加讀者對(duì)Simulink建模的直觀印象。 例8-1 建立一個(gè)調(diào)幅（AM）系統(tǒng)，信號(hào)頻率為100KMHz，載波頻率為1MHz，調(diào)幅系數(shù)為0.5，并在示波器中顯示出來(lái)。 具體的操作步驟如下： 1）打開(kāi)MATLAB，在工具欄點(diǎn)擊 圖標(biāo)，啟動(dòng)Simulink（也可以直接在MATLAB命令窗口直接敲入simulink）。 2）在Simulink環(huán)境下新建一個(gè)模型，在Simulink工具欄點(diǎn)擊圖標(biāo)實(shí)現(xiàn)或通過(guò)菜單“File”中的“New Model”命令來(lái)實(shí)現(xiàn)，將新模型保存為am.mdl。 3）從Simulink library Browser中加入基本模塊。首先從“Simulink Source”庫(kù)中選中“Sine Wave”模塊，直接將其拖拽到am.mdl的界面中，并復(fù)制該模塊；然后雙擊“Sine Wave”模塊，設(shè)定載波頻率和幅度。再按照同樣的方法將“Sine Wave1”模塊設(shè)定為信號(hào)產(chǎn)生模塊；再?gòu)摹癝imulink Math Operations”庫(kù)中選擇乘法器模塊Product，最后從“Simulink Sink”庫(kù)中選擇示波器Scope。 4）連接各個(gè)模塊，選中目標(biāo)模塊，按住Ctrl鍵，再點(diǎn)擊要連接的模塊，Simulink即可自動(dòng)將兩個(gè)模塊連接起來(lái)，最終設(shè)計(jì)如圖8-7所示。 圖7-7 調(diào)幅系統(tǒng)的Simulink設(shè)計(jì)示意圖 5）在工具欄點(diǎn)擊運(yùn)行（RUN）圖標(biāo) ，再直接點(diǎn)擊Scope模塊即可觀察運(yùn)行結(jié)果，如圖8-8所示。至此，即完成了一個(gè)簡(jiǎn)單的AM調(diào)制系統(tǒng)模型。 圖7-8 調(diào)幅系統(tǒng)的運(yùn)行結(jié)果示意圖 7.2.3 AccelDSP軟件工具 AccelDSP是一款第三方綜合軟件，可將MATLAB浮點(diǎn)算法轉(zhuǎn)換成為可綜合RTL代碼。 Xilinx AccelDSP是目前業(yè)界唯一能夠?qū)ATLAB浮點(diǎn)算法轉(zhuǎn)換成為可綜合RTL代碼的開(kāi)發(fā)工具。該工具可自動(dòng)地進(jìn)行浮點(diǎn)-定點(diǎn)轉(zhuǎn)換，生成可綜合的VHDL或Verilog代碼，并創(chuàng)建用于驗(yàn)證的測(cè)試平臺(tái)，同時(shí)還可以生成定點(diǎn)C++模型或由MATLAB算法得到System Generator塊。AccelDSP綜合工具是Xilinx XtremeDSP解決方案的重要組成部分。AccelDSP產(chǎn)品體系由兩個(gè)主要模塊構(gòu)成：AccelDSP綜合器和AccelWare IP。 AccelDSP綜合器是一個(gè)綜合和驗(yàn)證的環(huán)境，可以自動(dòng)將MATLAB浮點(diǎn)代碼轉(zhuǎn)換成為定點(diǎn)代碼，然后生成可綜合的VHDL或Verilog代碼，為設(shè)計(jì)者提供了驗(yàn)證算法和實(shí)現(xiàn)算法的功能。 AccelWare IP與AccelDSP綜合器聯(lián)合實(shí)現(xiàn)濾波器、FFT等DSP函數(shù)，通信算法函數(shù)以及高級(jí)數(shù)學(xué)運(yùn)算函數(shù)。AccelWare是一個(gè)IP庫(kù)，包含一系列參數(shù)DSP模塊，這些模塊可以綜合成為RTL代碼（VHDL或Verilog）。每一個(gè)IP模塊進(jìn)行了預(yù)先驗(yàn)證，從而實(shí)現(xiàn)了一旦生成即保證正確的算法開(kāi)發(fā)流程。AccelWare IP提供了三個(gè)專(zhuān)用工具箱（Toolkits）：信號(hào)處理工具包（包括FIR 濾波器、CIC 抽取濾波器、CIC內(nèi)插濾波器、多相抽取濾波器、半帶 FIR 濾波器、FFT 以及IFFT等模塊）、通信工具包（包括直接數(shù)字合成器、BCH 編碼器和解碼器、卷積交織器和去交織器、卷積編碼器、Reed-Solomon 編解碼器、Viterbi解碼器、開(kāi)方升余弦濾波器、加擾器、解擾器以及ADC采樣-保持電路/正弦比較濾波器等模塊）和高級(jí)數(shù)學(xué)運(yùn)算工具包（包括QR分解法、Cholesky分解法、QR求逆、Cholesky求逆、三角形矩陣求逆、特定排列旋轉(zhuǎn)、多項(xiàng)式求值、奇異值分解以及QRD-RLS空間濾波器等模塊）。 |