3.1 DSP硬件開發(fā)平臺

　　本文使用評估板是北京聞亭公司的TDS642，板上的DSP芯片是TMX DM642，BGA548封裝，內(nèi)部工作時鐘為600M，外部總線時鐘為100M，計算能力高達4.8億指令每秒。

　　該平臺提供了豐富的外圍接口。板上有兩個復(fù)合視頻（PAL/NTSC/SECAMS）輸入和1個復(fù)合視頻輸出端口；立體聲輸入/出或單一麥克風輸入端口；提供兩個UART、以太網(wǎng)接口、子板接口、PC104接口和JTAG接口[6][7]。板上還提供了4M Bytes的Flash存儲器，位于DM642的CE1地址空間，寬度為8bits，F(xiàn)PGA擴展了3根地址線，把Flash分成8頁，F(xiàn)lash 的第0頁的前半頁存放用戶的自啟動程序，后半頁存放FPGA程序，第1頁尾用戶存放數(shù)據(jù)空間，第2頁至第8頁用于存放用戶程序。

　　3.2 核心算法的DSP實現(xiàn)

　　（1）算法總體框架。本文算法基于DM642EVM實現(xiàn)時主要分為兩個大的模塊（如圖4），第一部分為DWT變換模塊，它將輸入圖像數(shù)據(jù)變換為一系列的小波系數(shù)；第二部分為EBCOT算法模塊，將量化后的的小波系數(shù)編碼生成壓縮碼流。硬件開發(fā)平臺結(jié)構(gòu)框圖如圖5所示。

圖4 算法框架圖

圖5 算法硬件開發(fā)平臺結(jié)構(gòu)框圖

　　（2）內(nèi)存分配。對于圖像數(shù)據(jù)的處理，往往涉及到大量的復(fù)雜的數(shù)據(jù)尋址計算，對于復(fù)雜的尋址計算，其耗費CPU的計算量可能比實際數(shù)據(jù)操作的計算量還大。所以要加快CPU對數(shù)據(jù)的訪問速度，不但要求存儲器本身的速度快，而且還需要一個合理的數(shù)據(jù)結(jié)構(gòu)來簡化CPU對地址的計算。另外，DM642對數(shù)據(jù)的訪問技術(shù)，如Cache、EDMA和寬bit數(shù)據(jù)直接讀寫等，都是基于存儲地址的連續(xù)性。基于以上考慮，本文在內(nèi)存分配及定位時，依據(jù)以下大的原則：第一，在滿足精度要求的情況下，使用較短的數(shù)據(jù)類型；第二、大的數(shù)據(jù)塊，如原始圖像、重構(gòu)圖像存儲在片外SDRAM；第三、關(guān)鍵數(shù)據(jù)、小的數(shù)據(jù)塊，比如運算時的系數(shù)、系統(tǒng)堆棧、三個通道掃描都需要頻繁的訪問數(shù)據(jù)區(qū)和上下文標志區(qū)等，存放到片內(nèi)存儲器；第四、對L2級配置足夠的Cache以便CPU對數(shù)據(jù)的快速讀寫；第五、對于具有運算相關(guān)性的數(shù)據(jù)，應(yīng)在內(nèi)存中按序連續(xù)排放。當涉及到片內(nèi)外數(shù)據(jù)塊的搬移操作時，可由DM642的EDMA單元去完成，它可與CPU并行工作，不占用CPU的計算周期[8]。

　　（3）圖像數(shù)據(jù)的讀寫。由于本文工作主要完成針對圖像的壓縮功能，不涉及圖像采集，所以在圖像數(shù)據(jù)的輸入輸出上做了適當?shù)奶幚怼？紤]到CCS的Simulator完全支持C/C++語言，因此原始圖像數(shù)據(jù)的輸入采用C語言中的頭文件形式，小波變換模塊，EBCOT算法模塊采用存放在PC機的數(shù)據(jù)文件形式。本文主要采用頭文件和二進制數(shù)據(jù)文件的形式，將圖像的非文件頭部分的所有數(shù)據(jù)通過“fprintf（fp，“%3d，”，image_in [i][j]）”語句寫到.h文件中。

　　（4）DWT的實現(xiàn)。由于DM642為定點處理器，不適合于浮點運算，所以本文選擇LeGall（5，3）整數(shù)濾波器完成JPEG2000中的小波變換。在進行小波變換時，首先定義兩個與圖像塊大小相等的存儲緩沖器，一個是圖像片數(shù)據(jù)的輸入緩存Buf，一個是用來臨時存放圖像片數(shù)據(jù)經(jīng)小波變換后的結(jié)果緩存TempBuf。每經(jīng)過一級小波變換，圖像片數(shù)據(jù)都要先后兩次經(jīng)過integer（5，3）的低通和高通濾波。TempBuf中保存的高通濾波數(shù)據(jù)經(jīng)integer（5，3）濾波器處理后，得到HL子帶和HH子帶的小波變換系數(shù)。最后將變換結(jié)果存放到輸入緩存Buf中。若要進行下一級分解，只需對Buf中LL子帶進行同樣處理。

　　（5）EBCOT算法的實現(xiàn)。EBCOT算法是JPEG2000編碼系統(tǒng)中耗時最大的一個部分，因此對這一部分進行優(yōu)化實現(xiàn)對整個系統(tǒng)的性能提高很有意義。在PC機上，EBCOT編碼中的每個通道都是被獨立處理的。因此，在DM642上實現(xiàn)的時候，本文采用并行性技術(shù)來優(yōu)化代碼，加快程序的執(zhí)行速度，比如在取位平面數(shù)據(jù)的時候可以和構(gòu)造上下文模型并行處理，但是并不是簡單的并行處理，當要形成通道二的上下文模型時，其鄰域的數(shù)據(jù)在處理通道一的時候己經(jīng)被改變。這樣做可以增加DM642功能單元的利用率，充分發(fā)揮出它的并行計算能力。

　　3.3 實驗結(jié)果

　　本文實驗基于Windows XP操作系統(tǒng)、CPU Intel Pentium（R）4 2.4GHz、512M內(nèi)存、CCS編譯環(huán)境，程序通過USB仿真器下載到DM642EVM開發(fā)板上進行，采用LeGall（5，3）小波，處理圖像為512×512的lena和barbara圖像。經(jīng)測試，壓縮比為16：1時編碼器編碼相應(yīng)耗時如表1所示。

　　實驗給出了lena圖像在8：1、16：1、32：1三種壓縮比下的重構(gòu)圖像，并分別給出了與原始圖像的峰值信噪比，如圖6所示。

圖6  barbara圖像編碼圖

　　表1數(shù)據(jù)表明，編碼器基于DSP的編碼耗時相比基于PC的耗時有所增加，是因為代碼在DM642EVM硬件平臺上運行時需要持續(xù)的通過USB仿真器和PC機交換數(shù)據(jù)，從而增加了時間的開銷。從圖6中的PSNR值可知，lena圖像在較高壓縮比下的重構(gòu)圖像仍具有較高的圖像質(zhì)量。就主觀評價來講，壓縮比為8：1和16：1的重構(gòu)圖像與原始圖像差別細微，視覺效果好；壓縮比為32：1的重構(gòu)圖像略有失真。實驗結(jié)果表明，移植到DSP上的JPEG2000編碼算法代碼仍具有良好的壓縮性能。

　　4  結(jié)束語

　　為了實現(xiàn)對圖像的高效壓縮，在這里使用了DWT變換和EBCOT算法，并給出兩點改進方法。通過將改進的算法移植到DSP開發(fā)板上，可以看出圖像在高壓縮比的重構(gòu)圖像仍具有較高的圖像質(zhì)量，結(jié)果表明移植到DSP上的JPEG2000編碼算法代碼仍具有良好的壓縮性能，在圖像壓縮處理中有較好的嘗試應(yīng)用。

<!-- 2009/6/21 11:22:49-->